PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-357395

(43) Date of publication of application: 26.12.2000

(51)Int.CI.

G11C 29/00 G11C 11/401

(21)Application number: 11-166811

(71)Applicant: NEC IC MICROCOMPUT SYST LTD

(22)Date of filing:

14.06.1999


(72)Inventor: SHIBUYA MASAHIRO

(54) SEMICONDUCTOR MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a means performing high speed access for a memory cell corresponding to an address signal in a semiconductor memory having a redundancy circuit.

SOLUTION: This device is provided with a address predecoder 20 for selecting and driving a normal word and a redundancy control circuit 40 performing discrimination processing as to whether a redundancy word is activated or not, and they are independently controlled, respectively. Therefore, preceding control of a normal word can be performed independently of whether a redundancy word is used or not, thus operation speed of the whole device can be increased.



LEGAL STATUS

[Date of request for examination]

23.05.2000

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3398686

[Date of registration]

14.02.2003

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-357395 (P2000-357395A)

(43)公開日 平成12年12月26日 (2000. 12. 26)

(51) Int.Cl.7

識別記号

603

FI G11C 29/00 テーマコード(参考)

G11C 29/00 11/401

11/34

603G 5B024

Ļ

371D 5L106

審査請求 有 請求項の数9 OL (全 10 頁)

(21)出願番号	特顯平11-166811	(71)出顧人	000232036
			日本電気アイシーマイコンシステム株式会
(22)出顧日	平成11年6月14日(1999.6.14)		社
			神奈川県川崎市中原区小杉町1丁目403番
			53
	•	(72)発明者	渋谷 貸宏
			神奈川県川崎市中原区小杉町一丁目403番
USP 626903	n af		53 日本電気アイシーマイコンシステム株
	5 <i>°</i>		式会社内
		(74)代理人	100082935
			弁理士 京本 直樹 (外2名)
		Fターム(参	考) 5B024 AA15 BA13 CA17
			5L106 AA01 CC04 CC13 CC17 CC22
			CC32 CC07

(54) 【発明の名称】 半導体記憶装置


(57)【要約】

【課題】 リダンダンシ回路を有する半導体記憶装置に おいて、不良セルの置換にはリダンダンシワード及びノ ーマルワードのどちらを活性化するかどうかが確実に決 まるまで、ノーマルワードの活性化を遅らせている。

【解決手段】 ノーマルワードを選択駆動するためのアドレスプリデコーダ20と、リダンダンシワードを活性化するかどうかの判定処理を行うリダンダンシ制御回路40とを備え、それぞれ独立に制御される。このため、リダンダンシワードを使用するか否かに関わらずノーマルワードの制御を先行することが可能となり、装置全体の動作の高速化を図ることができる。

トマルつのデラードで リダンダンシ使作す年 新日田 直新記

者101/110でクイットーマルデュードナイオリン 者2000年のでは147 コンプラードライオリ



【特許請求の範囲】

【請求項1】 ノーマルメモリセルと、前記ノーマルメ モリセルにおける欠陥救済用に設けられたリダンダンシ メモリセルと、前記ノーマルメモリセルを選択するため のノーマルワードラインと、前記リダンダンシメモリセ ルを選択するためのリダンダンシワードラインと、外部 から入力されたアドレス信号に応答して前記ノーマルワ ードラインを選択駆動するノーマルワードライン選択駆 動手段と、前記アドレス信号が前記ノーマルメモリセル における欠陥アドレスかどうかを判定するアドレス判定 10 手段と、前記アドレス判定手段の出力結果に基づき前記 ノーマルワードライン及び前記リダンダンシワードライ ンのいずれか一方を活性状態とし他方を非活性状態とす る制御手段とを有する半導体記憶装置において、初期状 態では前記アドレス判定手段の判定結果に関わらず前記 ノーマルワードライン選択駆動手段が活性化されるとと もに前記リダンダンシワードラインが非活性されてお り、前記判定手段により前記アドレス信号が前記欠陥ア ドレスであった場合に、前記制御手段によって前記ノー マルワードラインを非活性状態とするとともに、前記リ 20 ダンダンシワードラインを活性状態とすることを特徴と する半導体記憶装置。

【請求項2】 ノーマルメモリセルと、前記ノーマルメ モリセルにおける欠陥救済用に設けられたリダンダンシ メモリセルと、前記ノーマルメモリセルを選択するため のノーマルワードラインと、_第1のクロック信号に応答 して前記ノーマルワードラインを選択駆動するノーマル ワードデコーダと、前記リダンダンシメモリセルを選択 するためのリダンダンシワードラインと、前記リダンダ ンシワードラインを選択駆動するリダンダンシワードデ 30 コーダと、外部から入力されたアドレス信号が前記ノー マルメモリセルにおける欠陥アドレスであるか否かを判 断するアドレス判定手段と、前記第1のクロック信号と は異なる第2のクロック信号に応答して前記判定手段の 結果が前記欠陥アドレスであった場合は前記ノーマルワ ードデコーダを非活性状態とし且つ前記リダンダンシワ ードデコーダを活性状態とし、前記判定手段の結果が前 記欠陥アドレスでなかった場合は前記ノーマルワードデ コーダを活性状態とし且つ前記リダンダンシワードデコ ーダを非活性状態とするリダンダンシ制御回路とを有す 40 ることを特徴とする半導体記憶装置。

【請求項3】 前記第1のクロック信号は、前記第2の クロック信号が活性化する前に活性化することを特徴と する請求項2記載の半導体記憶装置。

【請求項4】 前記第2のクロック信号は、前記第1の クロック信号を所定時間遅延することによって生成され ることを特徴とする請求項2記載の半導体記憶装置。

【請求項5】 前記ノーマルメモリセルは、前記外部から入力されたアドレス信号に応じて選択駆動されたノーマルワードラインと、前記判定手段の結果が出力された50

2

後に前記アドレス信号の一部によって更に選択駆動されるワードラインによって選択されることを特徴とする請求項2記載の半導体記憶装置。

【請求項6】 ノーマルメモリセルと、前記ノーマルメ モリセルの欠陥牧済用のリダンダンシメモリセルと、前 記ノーマルメモリセルを選択するためのノーマルワード ラインを駆動するノーマルワードデコーダと、前記リダ ンダンシメモリセルを選択するためのリダンダンシワー ドラインを駆動するリダンダンシワードデコーダと、入 力されたアドレス信号が前記ノーマルメモリセルにおけ る欠陥アドレスであるか否かを判断するアドレス判定回 路と、前記アドレス判定回路の出力結果に応じて前記ノ ーマルメモリセル及び前記リダンダンシメモリセルのど ちらか一方を活性状態とし他方を非活性状態とするとと もにいずれのメモリセルを活性状態とするかを示す制御 信号を発生するリダンダンシ制御回路と、前記第1の制 御信号によって前記ノーマルメモリセルのデータを増幅 するセンスアンプを活性化するか否かを選択する手段と を有することを特徴とする半導体記憶装置。

【請求項7】 ノーマルメモリセルと、前記ノーマルメ モリセルの欠陥救済用のリダンダンシメモリセルとを有 する半導体記憶装置において、外部アドレスラッチ信号 に応じて外部アドレス信号を取り込みROWアドレス信 号を出力するROWアドレスパッファと、前記ROWア ドレス信号を受けて前記ROWアドレス信号の示すアド レス情報が前記リダンダンシメモリセルのアドレスと一 致したときに第1のレベルの判定信号を、不一致のとき に第2のレベルの判定信号を出力するアドレス判定回路 と、第1のクロック信号を受けて前記ROWアドレス信 号を取り込むと共にデコードを行い、このデコード信号 をノーマルワードデコーダに供給するアドレスプリデコ ーダと、第2のクロック信号に基づき前記判定信号を取 り込み、前記判定信号が前記第1のレベルである場合に は第1の制御信号を前記第2のレベルとし第2の制御信 号を前記第1のレベルとし、前記判定信号が前記第2の レベルのときには前記第1の制御信号を前記第1のレベ ルとし前記第2の制御信号を前記第2のレベルとするリ ダンダンシ制御回路と、前記第1の制御信号及び前記ノ ーマルメモリセルのデータを増幅するセンスアンプ駆動 信号を受けて前記センスアンプを活性状態とするか否か を選択する手段と、前記第2の制御信号を受け前記リダ ンダンシメモリセルを選択するためのリダンダンシワー ドラインを駆動するか否かを選択するリダンダンシワー ドデコーダとを有することを特徴とする半導体記憶装

【請求項8】 前記選択する手段は、前記第1の制御信号、前記センスアンプ駆動信号及び前記アドレスプリデューダの出力信号を入力とするAND回路で構成されることを特徴とする請求項6記載の半導体記憶装置。

【請求項9】 前記第1のクロック信号は前記判定信号

が出力されるよりも前に変化することを特徴とする請求 項6記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体記憶装置に 関し、特にリダンダンシ回路を有する半導体記憶装置に 関する。

[0002]

【従来の技術】リダンダンシ回路は、特にダイナミック RAMのようなメモリの不良セル置換のために用いられ 10 ている。

【0003】このような不良セルの置換には一般的にノーマルワードとリダンダンシワードの双方が活性化してしまうマルチワード状態を防ぐために、リダンダンシワード及びノーマルワードのどちらを活性化するかどうかが確実に決まるまで、ノーマルワードの活性化を遅らせていたが、近年特にアドレスを取り込んでから該当のメモリセルに蓄えられているデータを呼び出すまでの時間の高速化を要求されている。

【0004】従来技術の一例の回路構成図を図8に、そ20の回路のタイミング波形図を図9に示す。

【0005】まず、ROWアドレスバッファ110に外 部アドレス信号A0~Ajが与えられる。ROWアドレ スパッファ110は外部アドレスラッチ信号ECLKの 立ち上がりで外部アドレス信号AO~Ajを取り込み、 その出力であるROWアドレス信号XAO~XAjはア ドレス判定回路130及びアドレスプリデコーダ120 へと入力される。アドレス判定回路130は、ROWア ドレス信号XAO~XAjと予めプログラムされたアド レスとをリダンダンシ用ラッチ信号によって比較し、一30 致したならば、リダンダンシ判定信号ACは活性状態を 保持したまま(図9AC実線)、不一致ならば非活性状 態(図9AC破線)を示す。リダンダンシ制御回路15 Oは、アドレス判定が終了した後ROWアドレスラッチ 信号RCLKの立ち上がりでリダンダンシ判定信号AC を読み取り、リダンダンシワードを活性化するかどうか の判定を行う。また、このときアドレスプリデコーダ1 20は、ROWアドレス信号XA0~XAjをプリデコ ードした信号を取り込みアドレスプリデコード信号PX A0~PXAkをノーマルワードデコーダ160へと出 40 力する。そして、リダンダンシ制御回路150の出力信 号であるリダンダンシワードイネーブル信号RDC及び ノーマルワードイネーブル信号XDCに基づいて、ノー マルワード及びリダンダンシワードのどちらか一方が活 性化される。

[0006]

【発明が解決しようとする課題】図8及び図9に示した 従来技術では、マルチワードを防ぐために、ノーマルワ ードを活性化するのかリダンダンシワードを活性化する のかを確定する時刻まで、ノーマルワードデコーダ1650 4

○及びリダンダンシワードデコーダ150共に非選択状態としており、この判定が確定してからROWアドレスラッチ信号RCLKを立ち上げてノーマルワードデコーダ160及びリダンダンシワードデコーダ150のいずれか一方を選択している。よって、ノーマルワードの活性化に要する時間は、この判定結果であるノーマルワードイネーブル信号XDCに依存する。ところが、ノーマルワードはリダンダンシワードよりもその本数が多いため、ノーマルワードデコーダ160に含まれる論理回路は、リダンダンシワードデコーダ150に含まれる論の段数は、リダンダンシワードデコーダ150に含まれるそれの数に比べて非常に多く、このため、図9に示すようにノーマルワードの活性化には時間がかかってしまう。そのために、従来はメモリセルへの高速なアクセスが妨げられていた。

【0007】したがって、本発明の主な目的は、リダンダンシ回路を有する半導体記憶装置において、アドレス信号に対応したメモリセルのアクセスを高速に行う手段を提供することである。

[0008]

【課題を解決するための手段】本発明の半導体記憶装置 は、ノーマルメモリセルと、前記ノーマルメモリセルに おける欠陥救済用に設けられたリダンダンシメモリセル と、前記ノーマルメモリセルを選択するためのノーマル ワードラインと、前記リダンダンシメモリセルを選択す るためのリダンダンシワードラインと、外部から入力さ れたアドレス信号に応答して前記ノーマルワードライン を選択駆動するノーマルワードライン選択駆動手段と、 前記アドレス信号が前記ノーマルメモリセルにおける欠 陥アドレスかどうかを判定するアドレス判定手段と、前 記アドレス判定手段の出力結果に基づき前記ノーマルワ ードライン及び前記リダンダンシワードラインのいずれ か一方を活性状態とし他方を非活性状態とする制御手段 とを有する半導体記憶装置において、初期状態では前記 アドレス判定手段の判定結果に関わらず前記ノーマルワ ードライン選択駆動手段が活性化されるとともに前記リ ダンダンシワードラインが非活性されており、前記判定 手段により前記アドレス信号が前記欠陥アドレスであっ た場合に、前記制御手段によって前記ノーマルワードラ インを非活性状態とするとともに、前記リダンダンシワ ードラインを活性状態とすることを特徴とする。

【0009】また、本発明によれば、ノーマルメモリセルと、ノーマルメモリセルにおける欠陥牧済用に設けられたリダンダンシメモリセルと、ノーマルメモリセルを選択駆動するノーマルワードデコーダと、リダンダンシメモリセルを選択駆動するリダンダンシワードデコーダとを有する半導体記憶装置において、第1のクロック信号を受けて外部から入力されたROWアドレス信号を取り込みデコードしたプリデコード信号をノーマルワードデコーダに供給するアドレスプリデコーダと、ROWアドレス信号がノーマルメモリセルにおける欠陥アドレス

であるか否かを判定するアドレス判定回路と、第2のクロック信号を受けてアドレス判定回路の結果を取り込み、リダンダンシワードデコーダへ結果を供給し、且つ、結果が欠陥アドレスであった場合にはノーマルワードデコーダを非活性状態とし、結果が欠陥アドレスでなかった信号にはノーマルワードデコーダを活性状態とする制御信号を出力するリダンダンシ制御回路とを備えたことを特徴とする。

【0010】この場合、第1のクロック信号はアドレス 判定回路の結果が出力されるよりも前に変化し、且つ、10 第2のクロック信号はノーマルワードデューダにプリデ コード信号が供給されるよりも前に変化する。

【0011】そして、第2のクロック信号は、前記第1のクロック信号を所定時間遅延することによって生成される。

【0012】また、本発明によれば、ノーマルメモリセ ルと、前記ノーマルメモリセルの欠陥牧済用のリダンダ ンシメモリセルと、前記ノーマルメモリセルを選択する ためのノーマルワードラインを駆動するノーマルワード デコーダと、前記リダンダンシメモリセルを選択するた 20 めのリダンダンシワードラインを駆動するリダンダンシ ワードデコーダと、入力されたアドレス信号が前記ノー マルメモリセルにおける欠陥アドレスであるか否かを判 断するアドレス判定回路と、前記アドレス判定回路の出 力結果に応じて前記ノーマルメモリセル又は前記リダン ダンシメモリセルのどちらか一方を活性状態とし他方を 非活性状態とし前記ノーマルメモリセルを制御する第1 の制御信号と前記リダンダンシメモリセルを制御する第 2の制御信号とを出力するリダンダンシ制御回路と、前 記第1の制御信号によって前記ノーマルメモリセルのデ30 ータを増幅するセンスアンプを活性化するか否かを選択 する手段とを有することを特徴とする。

[0013]

【発明の実施の形態】本発明の実施の形態について図面 を参照して詳細に説明する。

【0014】本発明の第1の実施の形態の回路構成を図 1に示す。本発明による半導体記憶装置は、ROWアドレスバッファ10と、アドレスプリデコーダ20と、アドレス判定回路30と、リダンダンシ制御回路40と、リダンダンシワードデコーダ50と、ノーマルワードデ40コーダ60とを有する。

【0015】ROWアドレスパッファ10は外部から与えられる外部アドレス信号数分あり、外部アドレスラッチ信号ECLKの立ち上がりによって外部アドレス信号A0~Ajを取り込み、その出力のROWアドレス信号XA0~XAjはアドレス判定回路30とアドレスプリデコーダ20に供給される。

【0016】アドレスプリデコーダ20は複数のROW アドレス信号XAO~XAjをプリデコードし、かつR OWアドレスラッチ信号RCLKの立ち上がりでプリデ 50 6

コードした信号を取り込み、その出力はアドレスプリデコード信号PXAO~PXAkとしてノーマルワードデコーダ60に供給される。

【0017】アドレス判定回路30は任意の数が用意されていて、例えば図2に示されるように、それぞれヒューズなどを用いて不良のあるノーマルメモリセルのアドレスがプログラムできるようになっており、ROWアドレス信号XAO~XAjの表すアドレスとプログラムされたアドレスとの比較をリダンダンシ用アドレスラッチ信号PXRによって行い、その結果をリダンダンシ判定信号ACO~AC3としてリダンダンシ制御回路40に供給する。例えば、リダングンシ判定結果が一致ならハイレベル、不一致ならロウレベルとしてリダンダンシ制御回路に取り込まれる。

【0018】リダンダンシ制御回路40は、リダンダン シ判定ラッチ信号CCLKの立ち上がりでリダンダンシ 判定信号ACO~AC3を取り込み、リダンダンシワー ドを活性化するかどうかの判定処理を行う。その結果、 リダンダンシ判定信号AC0~AC3にそれぞれ対応し て出力されるリダンダンシワードイネーブル信号RDC 0、RDC1はリダンダンシワードデコーダ50に供給 され、また、他の出力であるノーマルワードディセーブ ル信号XDESはノーマルワードデコーダ60に供給さ れる。ここで、特に限定されないが、Red. Word O及びRed. Wordlが図示しないサブワード構成 となっている場合のリダンダンシ制御回路40の回路構 成を図4に示す。リダンダンシ判定信号ACO~AC3 は、リダンダンシ判定ラッチ信号の立ち上がりでNOR 回路41に取り込まれ、リダンダンシワードイネーブル 信号RDC0及びRDC1を出力する。そして、リダン ダンシ判定信号ACO~AC3に対応してさらに別のワ ードラインが選択駆動される。

【0019】ノーマルワードデコーダ60は、アドレスプリデコード信号PXA0~PXAkとノーマルワードディセーブル信号XDESによって制御され、入力された外部アドレスに対応するノーマルワードを駆動する。ノーマルワードデコーダ60は、例えば多入力AND回路61で構成され、ノーマルワードディセーブル信号XDESがハイレベルである場合に、アドレスプリデコード信号PXA0~PXAkが所定の組み合わせとなると所定のノーマルワードを活性化する。なお、図1では簡単のため、1本のノーマルワードのみを示している。

【0020】また、リダンダンシワードデコーダ50 は、リダンダンシ制御回路40の出力する制御信号RD C0、RDC1によって制御され、アドレス判定回路3 0にプログラムされたアドレスに対応するリダンダンシ ワードRed. Word0、Red. Word1を選択 駆動する。リダンダンシメモリセルを使用する場合は、 ノーマルワードディセーブル信号XDESをロウレベル としノーマルワードデコーダ60を非活性化する。

【0021】以下に、本実施の形態の動作について図1の回路構成図及び図4のタイミング波形図を用いて説明する。

【0022】外部アドレスバッファ10は外部アドレスラッチ信号ECLKの立ち上がりで外部アドレス信号Ajを取り込み、ROWアドレス信号XAO~XAjとしてアドレス判定回路30とアドレスプリデコーダ20に出力する。

【0023】アドレスプリデコーダ20は、XAO~X Ajを予めプリデコードしておき、その結果をROWア10 ドレスラッチ信号RCLKの立ち上がりで取り込み、ア ドレスプリデコード信号PXAO~PXAkを出力す る。ここでは、アドレスラッチ信号RCLKが後述のリ ダンダンシ判定ラッチ信号CCLKに先立って活性化し ている点に注目されたい。

【0024】ここで、アドレス判定回路30は例えばヒューズを用いてプログラムされたノーマルメモリセルの不良アドレスとROWアドレス信号XAjとをリダンダンシ用ラッチ信号PXRによって比較を行い、一致したならば、リダンダンシ判定信号ACはハイレベルを保持20したまま(図4AC破線)、不一致ならばリダンダンシ判定信号ACはロウレベルとなる(図4AC実線)。

【0025】リダンダンシ制御回路40では、該回路の出力信号の初期値を、例えばリダンダンシワードイネーブル信号RDCはロウレベル、ノーマルワードディセーブル信号XDESはハイレベルとする。リダンダンシ判定ラッチ信号CCLKの立ち上がりによってリダンダンシッチ信号CCLKの立ち上がりによってリダンダンシッチでは受けるかどうかの判定が行われる。例えばリダンダンシメモリセルを使用する場合は、リダンダンシワー30ドイネーブル信号RDCをハイレベル(図4RDC破線)にすると共に、ノーマルワードディセーブル信号XDESをロウレベル(図4XDES破線)にする。このとき、既にアドレスラッチ信号RCLKは活性化されているため、アドレスプリデコーダ20より既にアドレスプリデコーダ20より既にアドレスプリデコーダ20よりにアドレスプリデコーダ20よりにアドレスプリデコード信号PXAO~PXAkはノーマルワードデコーダ60に印加されている。

【0026】ノーマルワードデコーダ60は、初期状態においてノーマルワードディセーブル信号XDESがハイレベル(図4XDES実線)であるため、ノーマルワ40ードディセーブル信号XDESの確定を待たずに、アドレスプリデコード信号PXA0~PXAkに基づきノーマルワードを選択駆動する(図4NormalWord 実線)。リダンダンシワード使用の場合は、ノーマルワードディセーブル信号XDESがロウレベル(図4XDES破線)となるためアドレスプリデコード信号PXA0~PXAkに関わらず、ノーマルワードは選択駆動されずロウレベルのままである(図4NormalWord 破線)。

【0027】一方、リダンダンシワードデコーダ50 50

8

は、リダンダンシ判定回路40から出力されるリダンダンシワードイネーブル信号RDCに基づき、リダンダンシワードイネーブル信号RDCがハイレベル(図4RDC破線)ならリダンダンシワードを選択駆動し(図4Red.Word破線)、リダンダンシワードイネーブル信号RDCがロウレベル(図4RDC実線)ならリダンダンシワードを駆動せずロウレベルのままとする(図4Red.Word実線)。

【0028】ここで、上述したとおり、ノーマルワードはリダンダンシワードよりもその本数が多いため、ノーマルワードデューダ60に含まれる論理回路の段数は、リダンダンシワードデューダ50に含まれるそれの数に比べて非常に多い。そのため、リダンダンシワードイネーブル信号RDCが活性化してからリダンダンシワードが活性化するまでの時間と、ノーマルワードディセーブル信号XDESが活性状態にあり且つアドレスプリデュード信号PXA0~PXAkが所定の組み合わせとなってからノーマルワードが活性化するまでの時間との間にはタイムラグムtOがある。このタイムラグムtOをROWアドレスラッチ信号RCLKとリダンダンシ判定ラッチ信号CCLKとの時間差 Δ tと実質的に等しくすれば、ノーマルワードデコーダ60による選択の遅れは解消される。

【0029】以上のとおり、本実施の形態によれば、アドレスプリデューダ20とリダンダンシ制御回路40を独立に制御するため、ROWアドレスラッチ信号RCL Kはリダンダンシ判定信号ACが確定するか否かに関わらず先行して立ち上げ、リダンダンシメモリセルを使用する場合のみノーマルワードの立ち上げを中止することができ、従来よりもノーマルワードの活性化を早めることができる。すなわち、ノーマルワードデコーダに含まれる多数の論理回路を経由して活性化されるノーマルワードの制御を先行することにより、装置全体の動作の高速化を図ることができるのである。

【0030】なお、本実施の形態では、当該半導体記憶装置を分割デコード方式とすることができる。この場合は、ノーマルワードがアドレスプリデコード信号PXA0~PXAkに対応して選択された後、下位アドレス

(例えばXAO、XAI)に対応してそれぞれ選択信号が選択駆動され、ノーマルワードと選択信号の組み合わせによって最終的にメモリセルに接続された所定のサブワードが駆動される。このような分割デコード方式を採用する場合は、ノーマルワードもしくはリダンダンシワードが活性化してから実際にサブワードが駆動されるまでにある程度の時間 Δ t 1 を要するので、ROWアドレスラッチ信号RCLKとリダンダンシ判定ラッチ信号CCLKとの時間差 Δ t Δ

【0031】図5は、ノーマルワード制御及びリダンダ

ンシワード制御信号に更に工夫した本発明の第2の実施 の形態を示す回路構成図である。図5においては、図1 の第1の実施の形態と同一の部分には同一の符号を付 し、説明を省略する。

【0032】本発明の第2の実施の形態では、遅延回路70を用いてROWアドレスラッチ信号RCLKよりΔtだけ遅れた信号RCLK/を生成し、リダンダンシ判定ラッチ信号CCLKの代わりに、RCLK/を用いる。このことにより不必要に回路を増加させることなく、且つ、第1の実施の形態と同等の効果を得ることが可能であることは言うまでもない。

【0033】次に、本発明の第3の実施の形態を表す回路構成を図6、そのタイミング波形図を図7に示す。本実施の形態においては、ROWアドレスバッファ10と、アドレスプリデコーダ20と、アドレス判定回路30と、リダンダンシ制御回路40と、リダンダンシワードデコーダ50と、ノーマルワードデコーダ60と、セレプレート選択回路80とを有する。

【0034】セルプレート選択回路80は、外部より入 力された外部アドレスAjに対応したセンスアンプ列を 活性化する。例えばアドレスプリデコード信号PXAO ~PXAk、センスアンプイネーブル信号SE及びディ セーブル信号XDESの3つの信号を入力とするAND 回路81で構成され、センスアンプ駆動信号SAPNを ノーマルメモリセルを選択駆動するセンスアンプに供給 する。そして、ノーマルワードより立ち上がりの遅いセ ンスアンプ駆動信号SAPNを非活性とすることにより 不良メモリセルが活性化されるのを抑える。ここで、ノ ーマルメモリセルとリダンダンシメモリセルは異なるプ レートで構成されているため、ノーマルワードラインは リダンダンシメモリセル使用の判定信号が確定するか否 かに関わらず先行して活性化しておくことができる。つ まり、リダンダンシメモリセルが使用されない場合は、 先行して活性化したノーマルワードラインに基づきデー 夕を読み出すことが可能となるのである。したがって、 本発明の第1の実施の形態では、リダンダンシワード使 用時のノーマルワードの非活性化をノーマルワードデコ 一ダ60において行っているが、これをノーマルワード 立ち上がりよりも更に遅い信号を非活性化することで、 より一層ノーマルワードを活性化する制御を先行してい るのである。

【0035】さらに、本実施の形態によれば、ディセーブル信号XDESのタイミングを後ろにずらしたことにより他の信号のマージン調整が容易となるだけでなく、例えばノーマルワードディセーブル信号XDESの活性化が遅かったとしても、ノーマルワードを活性化させるのを遅らせる必要はないため、さらなる高速化が期待で

きる。

[0036]

【発明の効果】以上説明したように、本発明によれば、 アドレスに呼応したワードを立ち上げる時間の高速化を 行うことができる。

【0037】その理由は、リダンダンシワードを使用するか否かに関わらず、ノーマルワードの制御を先行して行うため、ノーマルワード又はリダンダンシワードのどちらを使用するかの判定が決まるまである特定の信号を不必要に待たせる必要がなくなるためである。この結果、従来製品に比べて例えば2ns程度アドレスに呼応したワードを立ち上げる時間の高速化を行うことができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態の回路構成図である。

【図2】本発明の第1の実施の形態のアドレス判定回路である。

【図3】本発明の第1の実施の形態のリダンダンシ制御 回路である。

【図4】本発明の第1の実施の形態の動作を示すタイミング波形図である。

【図5】本発明の第2の実施の形態の回路構成図である。

【図6】本発明の第3の実施の形態の回路構成図である。

【図7】本発明の第3の実施の形態の動作を示すタイミング波形図である。


【図8】本発明の従来技術の回路構成図である。

【図9】本発明の従来技術の動作を示すタイミング波形図である。


【符号の説明】


- 10,110 ROWアドレスバッファ
- 20,120 アドレスプリデコーダ
- 30,31,130 アドレス判定回路
- 32 ヒューズ
- 40,140 リダンダンシ制御回路
- 41 NOR回路
- 42 インバータ
- 43 AND回路
- 50,150 リダンダンシワードデコーダ
- 60,160 ノーマルワードデコーダ
- 61 AND回路
- 70 遅延回路
- 80 セルプレート選択回路
- 81 AND回路


【図1】




【図2】








【図6】





【図8】

